YHFT-DSP外部同步存储器接口时序设计优化

YHFT-DSP外部同步存储器接口时序设计优化
DOI:
                        
作者:
                        
作者单位:
作者简介:
通讯作者:
基金项目:国家自然科学基金资助项目?

Timing Optimization of External Synchronous Memory Interface for YHFT-DSP

Author:

Affiliation:

Fund Project:

摘要:

针对YHFT-DSP外部同步存储器接口的时序问题,本文综合考虑工程实际、设计开销和实现自动化等因素,给出了封装延时差、单元延时和IO单元虚延时三种优化方法.芯片测试结果表明:基于时钟提前的IO单元虚延时方法能够高效地实现133 MHz时钟频率的外部同步存储器接口访问.

Abstract:

参考文献

相似文献

引证文献

黄彩霞,马剑武. YHFT-DSP外部同步存储器接口时序设计优化[J].湖南大学学报：自然科学版,2009,36(8):

复制