+高级检索
基于新型结构的小面积全数字DDR接口模块
DOI:
作者:
作者单位:

中国科学院微电子研究所

作者简介:

通讯作者:

基金项目:

国家自然科学基金项目(重大项目)


A small area all digital DDR PHY based on a novel structure
Author:
Affiliation:

Institute of Microelectronic of Chinese Academy of sciences

Fund Project:

  • 摘要
  • |
  • 图/表
  • |
  • 访问统计
  • |
  • 参考文献
  • |
  • 相似文献
  • |
  • 引证文献
  • |
  • 资源附件
    摘要:

    本文通过提出一种新型全数字鉴相器结构,消除了亚稳态影,并通过采用特殊的延迟链结构,大大减少了模块的面积.此结构应用于一款65nm low leakage工艺下工作频率在100MHz~400MHz的全数字DDR接口模块,总面积4298μm2, DLL面积2350μm2.芯片的测试结果验证了设计的准确性,与传统的结构相比本模块具有较小的面积并且由于其全数字电路的特点具有较好的可移植性.

    Abstract:

    This paper proposed a novel phase detector structure that prevent the effect of metastability,and using a inverted delay line structure to reduce its area.The structure was implemented in SMIC 65 nm low leakage tech node inside an all digital DDR PHY which can work in frequency from 100MHz~400MHz.The total area is 4298μm2 and the DLL has a area of 2350μm2,chip testing results shows the IP works as expected.And since its all digital,the design also has good transplantability.

    参考文献
    相似文献
    引证文献
文章指标
  • PDF下载次数:
  • HTML阅读次数:
  • 摘要点击次数:
  • 引用次数:
引用本文
历史
  • 收稿日期: 2017-05-11
  • 最后修改日期: 2018-01-05
  • 录用日期: 2018-08-11
  • 在线发布日期:
  • 出版日期:
作者稿件一经被我刊录用,如无特别声明,即视作同意授予我刊论文整体的全部复制传播的权利,包括但不限于复制权、发行权、信息网络传播权、广播权、表演权、翻译权、汇编权、改编权等著作使用权转让给我刊,我刊有权根据工作需要,允许合作的数据库、新媒体平台及其他数字平台进行数字传播和国际传播等。特此声明。
关闭