

文章编号:1674-2974(2016)02-0119-05

微电流条件下的开关电流镜失配补偿 及其在 CAB 中的应用*

郭杰荣^{1,2†}, 何怡刚¹, 刘长青^{1,2}

- (1. 合肥工业大学 电气与自动化工程学院, 安徽 合肥 230009;
2. 湖南文理学院 光电信息集成与光学制造技术省级重点实验室, 湖南 常德 415000)

摘要:提出了一个高精度、可工作在非常微弱电流的开关电流镜电路,采用一种可以自动调整镜像 MOS 管栅源电压的方法进行失配补偿,可实现因物理参数失配造成输出误差的补偿。根据可重构模拟单元 CAB 的设计需要,提出了双相位多输出电流镜及其失配补偿电路,讨论了工作时序与可编程开关的一体化设计。所提出的设计对于 20% 的失配只产生小于 1% 的误差,电流范围 1 nA~1 μ A。该电路可以使用 CMOS 单晶工艺实现。给出的仿真结果验证了理论设计。

关键词: 电流镜; 电流控制; CMOS 电流; 可重构模拟单元; 可编程开关网络

中图分类号: TN710

文献标识码: A

Mismatch Compensation and Application in CAB of Micro Current Switched Current Mirror

GUO Jie-rong^{1,2†}, HE Yi-gang¹, LIU Chang-qing^{1,2}

- (1. School of Electrical Engineering and Automation, Hefei Univ of Technology, Hefei, Anhui 230009, China;
2. Key Lab of Integrated with Optoelectronic Information and Optical Fabrication in Hunan,
Hunan Univ of Arts and Science, Changde, Hunan 415000, China)

Abstract: A high precision switched current mirror circuit working in very weak current was presented. A method, which can automatically adjust the gate source voltage for mismatch compensation of the image MOSFET, was adopted, and the compensation for the output error caused by the physical parameter mismatch could be realized. According to the design of the reconfigurable analog unit, the dual phase multiple output current mirror and mismatch compensation circuit were put forward, and an integrated design of timing and the programmable switch was also discussed. The produced error of the proposed design is less than 1% for the 20% mismatch, and the current range is 1 nA~1 μ A. This circuit can be used in CMOS single poly process. Simulation results were presented to verify the theoretical design.

Key words: current mirror; current control; CMOS circuits; configurable analog block (CAB); programmable switches network

* 收稿日期: 2014-10-20

基金项目: 国家杰出青年科学基金资助项目(50925727); 国防预研重大项目(C1120110004); 中国博士后科学基金资助项目(2013M541819); 湖南省科技计划项目(2010J4, 2011JK2023)

作者简介: 郭杰荣(1973-), 男, 湖南汉寿人, 合肥工业大学博士后

† 通讯联系人, E-mail: jierong_guo@126.com

开关电流(Switched Current SI)电路由存储单元、不同工作相位控制开关以及电流镜电路构成,实现对电流信号的处理,具有较强的低功耗工作潜力,兼容标准数字 CMOS 工艺.理论上,SI 技术有着种种优势以取代开关电容技术.然而,在现实应用中,由于 CMOS 电流镜的几何、跨导等失配特性使得 SI 电路在精度、速度和线性等方面受到限制,必须采用各种补偿电路以及更有效的电路设计方法^[1].目前广泛研究与应用的 SI 技术都是以第二代 SI(S²I)电流镜电路为基本模块的^[2-6].然而,改进后的结构其存储的精度对在存储节点注入电荷非常敏感,因此电荷注入限制了这种电路的实用性.另外,采用浮栅技术补偿失配参数的方法也有报道,如采用低功耗 class AB 栅极接地存储电路来构成 CAB^[7-9],用栅极接地技术减少输入输出跨导比误差.但这样的补偿电路的实现需要双聚工艺. Chris Taillefer 提出栅源电压补偿方法^[10],只针对基本电流镜结构,对于多相位开关电流结构未作讨论.此外,当通过晶体对管的电流减小时,失配的效果会变得更加明显.如果一个电流镜的晶体管是在弱反模式下,失配可能会导致电流镜故障^[11-12].因此,如果一个电流镜需要采用弱电流驱动工作,如传感器或低功耗操作,就必须在电路中采用补偿方法消除或减小失配效应.本文提出的 SI 电流镜电路可以有效地补偿晶体管的参数失配.该电路在几何不匹配达到 20%的情况下,镜像输出电流误差小于 1%,且可工作在一系列非常微弱的电流条件下.

1 SI 电路原理及失配

SI 技术的基本组成部分是镜像电流源电路,是设计 SI 电路必不可少的模块,其结构如图 1 所示^[13].对于 M₀而言,相位 φ₁ 期间, S₁ 和 S₂ 接通, S₃ 断开, V_{DS0} = V_{GS0},因此 M₀ 工作在饱和区,随着 M₁ 栅源电容 C_{gs} 的电荷增加, V_{GS1} 增加.在时钟 φ₂ 期间, S₁ 和 S₂ 断开, S₃ 闭合,此时栅源电容 C_{gs} 上维持 V_{GS} 值,从而使 M₁ 维持输出,在 V_{DS1} ≥ V_{GS} - V_{T1} 时, MOS 晶体管饱和区电流为:

$$\frac{I_o}{I_i} = \left(\frac{L_o W_1}{L_1 W_o} \right) \cdot \left(\frac{V_{GS} - V_{T1}}{V_{GS} - V_{T0}} \right)^2 \cdot \left(\frac{1 + \lambda V_{DS1}}{1 + \lambda V_{DS0}} \right) \cdot \left(\frac{\mu_{o1} C_{ox1}}{\mu_{o0} C_{ox0}} \right). \quad (1)$$

式中: W 和 L 分别为 MOS 管的宽和长; λ 为寄生电容因注入电荷在栅源及栅极引起的电压变化比值; μ_o 为沟道迁移率; C_{ox} 为单位面积的栅氧化层电容.由于 M₀ 和 M₁ 管采用同一工艺在同一芯片上制成,因此其物理

参数保持一致,当 V_{DS0} = V_{DS1} 时,由(1)式得:

$$\frac{I_o}{I_i} = \left(\frac{L_o W_1}{L_1 W_o} \right) = \frac{W_1/L_1}{W_o/L_o} = A. \quad (2)$$




图 1 S²I 基本单元
Fig. 1 S²I basic unit

因此,式(2)给出的电流传输比实际上等于输出器件与输入器件的宽长比,可由电路设计者精确控制.当输入电流不为 0 时,即

$$I_{in} = I_1 + I_2 + I_3 + \dots \quad (3)$$

由式(2)可得:

$$I_o = A(I_{in} + J) = AJ - I_{out}. \quad (4)$$

由式(3)(4)可得:

$$I_{out} = -AI_{in} = -(I_1 + I_2 + I_3 + \dots). \quad (5)$$

因此,SI 电流镜运行的准确性高度依赖于晶体对管的匹配程度.然而,因硅材料的非均匀物理参数导致的晶体管不匹配是不可避免的,产生的电参数的变化,往往是很弱的弱相关.两个相同设计的晶体管由于物理参数的变化,如氧化层厚度和掺杂浓度,可能产生 20%~30% 的特征失配.

2 补偿电路原理

具有两个相同的设计的晶体管组成的基本电流镜,其输出电流可能会与输入电流存在差异.这种差异主要是由两个晶体管的参数失配造成的两个晶体管跨导出现差异.因此,这两个晶体管的工作点 Q₁ 和 Q₂ 是不一样的,如图 2(a)所示.两个晶体管的工作点都是使用栅源电压 V_{gs} 建立的^[9].




图 3 双向位失配补偿电流镜电路
Fig. 3 Proposed current mirror compensation circuit




图 4 双输出补偿电流镜电路图
Fig. 4 Two output current mirror compensation circuit

表 1 双镜像输出电流镜时序
Tab. 1 An algorithm to perform bidirectional compensation

名称	相位 1		相位 2
	第一步	第二步	输出
S_{m1}	1	1	0
S_{m2}	1	1	0
S_0	1	0	0
S_1	1	0	0
S_2	0	0	1
S_3	1	0	0
S_4	0	1	0
S_5	0	1	0
S_6	0	0	1

4 仿真结果

图 4 电路采用 $0.18 \mu\text{m}$ HJTC CMOS 工艺^[17] 在 Cadenc 16.3 获取网表文件后在 Hspice 平台进行了仿真, 输入信号采用 62.5 kHz , $1 \mu\text{A}$ 正弦信号. 为了验证电路中晶体管失配的双向补偿能力, 对 $M_2 - M_3$ 和 $M_5 - M_6$ 引入 20% 的几何失配晶体管, 以反映预期的电流不匹配. 图 5 在不同层次的输入直流电流条件下对电路补偿能力进行了验证. 因开关电流基本单元加入静态偏置, 输入电流仅为 $1 \text{ nA} \sim 1 \mu\text{A}$ 时均建立了补偿电

压 ΔV_n 和 ΔV_p , 从图 5 可以看出, 对于给定的输入电流, 提出的电路可以补偿 1%~20% 的晶体管失配, 图 5 也显示了, 同样失配情况下, 基本电流镜误差要高出 18%。相同地, 在失配 -20% 情况下, 补偿后的误差低于 1%, 最小电流为 1 nA。基于负反馈的补偿电路可以有效地工作在亚纳安电流范围。





图 5 补偿电流镜仿真结果

Fig. 5 Simulation results of compensation current mirror

5 结束语

本文提出一种开关电流镜失配补偿方法, 采用单独调节栅源电压补偿晶体对管跨导失配, 从而获得一致的输入输出电流。提出了一种在极端电流情况下可以运行的电流镜电路, 对于 20% 的失配可以获得 1% 的精度匹配。基于输入输出间的负反馈电路, 各类变量如几何尺寸、偏移、阈值电压等产生的误差都将通过负反馈有效抑制。电路可以很容易地采用单聚 CMOS 工艺实现。

参考文献

[1] SAETHER G E, TOUMAZOU C, TAYLOR G, *et al.* Concurrent self test of switched current circuits based on the S^2I -technique[C]//1995

IEEE International Symposium on Circuits and Systems; Vol 2. New York; IEEE, 1995; 841-844.

[2] LONG D, HONG Xian-long, DONG She-qin. Optimal two-dimension common centroid layout generation for MOS transistors unit-circuit [C]//Proceedings of IEEE International Symposium on Circuits and Systems; Vol. 3[J]. New York; IEEE, 2005; 2999-3002.

[3] YANG S H, KIM K H, YOU Y, *et al.* A novel CMOS operational transconductance amplifier based on a mobility compensation technique [J]. IEEE Transactions on Circuits Systems II; Express Briefs, 52(1): 37-42.

[4] TARCAN R C, KUNTMAN H. CMOS high precision current-mode squarer/divider circuit[C]//Proceedings of IEEE 15th Signal Processing and Communications Applications. New York; IEEE, 2007; 1-4.

[5] SEON J K. Design and application of precise analog computational circuits[J]. Analog Integrated Circuits and Signal Processing, 2008, 54(1): 55-66.

[6] 戴力, 庄奕琪, 景鑫, 等. 一种新型高性能 CMOS 电流模式的动态规划电路[J]. 西安交通大学学报, 2012, 46(6): 29-35.

DAI Li, ZHUANG Yi-qi, JING Xin, *et al.* A novel dynamic programming circuit with high-performance CMOS current-mode[J]. Journal of Xi'an Jiaotong University, 2012, 46(6): 29-35. (In Chinese)

[7] CONSTANDINO T, GEORGIU J, TOUMAZOU C. An auto-input-offset removing floating gate pseudo-differential transconductor [C]//Proceedings of the 2003 International Symposium on Circuits and Systems. New York; IEEE, 2003; 1-169-1-172.

[8] 王友仁, 祝鸣涛, 任晋华, 等. 面向多功能模拟信号处理的开关电流型可重构模拟电路研究[J]. 电子学报, 2011, 39(5): 1047-1052.

WANG You-ren, ZHU Ming-tao, REN Jin-hua, *et al.* Switched-current technology based reconfigurable analog circuit for multifunction analog signal processing[J]. Acta Electronica Sinica, 2011, 39(5): 1047-1052. (In Chinese)

[9] DATTA T, ABISHIRE P. Mismatch compensation of CMOS current mirrors using floating-gate transistors[C]// Proceedings of IEEE International Symposium on Circuits and Systems. New York; IEEE, 2009; 1823-1826.

[10] TAILLEFER C, WANG C. Current mirror compensation for transistor mismatch[C]//Proceedings of the 2000 IEEE International Symposium on Circuits and Systems; Vol. 2. New York; IEEE, 2000; 509-512.

[11] 彭静玉. MOS 管工作在弱反型区时的失调分析[J]. 苏州大学学报: 工科版, 2008, 28(3): 40-43.

PENG Jing-yu. The offset analysis of MOSFET biased in weak inversion[J]. Journal of Suzhou University; Engineering Science Edition, 2008, 28(3): 40-43. (In Chinese)

[12] WANG C, AHMAD M O, SWAMY M N S. Design and implementation of a switched-current memory cell for low-power and weak-current operations [J]. IEEE Journal of Solid-State Circuits, 2001, 36(2): 304-304.

[13] 李儒章. 开关电流技术: 一种新的模拟抽样数据处理方法[J]. 微电子学, 1996, 26(4): 209-215.

LI Ru-zhang. Switched current; a new technique for analog sampled-data processing[J]. Microelectronics, 1996, 26(4): 209-215. (In Chinese)

[14] WILSON P R, WILCOCK R. Fully integrated 533 MHz programmable switched current PLL in 0.012 μm^2 [J]. Electronics Letters, 2008, 44(22): 1297-1298.

[15] KEYMEULEN D, STOICA A, ZEBULUM R, *et al.* Self-reconfigurable analog array integrated circuit architecture for space applications [C]//Proceedings of AHS'08 NASA/ESA Conference on Adaptive Hardware and Systems. New York; IEEE, 2008; 83-90.

[16] 王友仁, 祝鸣涛, 崔江. 面向多功能模拟信号处理的开关电流型可重构模拟阵列研究[J]. 仪器仪表学报, 2010, 31(6): 1269-1275.

WANG You-ren, ZHU Ming-tao, CUI Jiang. Research on reconfigurable analog array for multifunctional analog signal processing[J]. Chinese Journal of Scientific Instrument, 2010, 31(6): 1269-1275. (In Chinese)

[17] 郭杰荣, 李长生, 刘长青. 基于 0.18 μm CMOS 的电流模单元最优化设计[J]. 湖南文理学院学报: 自然科学版. 2012, 24(1): 39-41.

GUO Jie-rong, LI Chang-sheng, LIU Chang-qing. Optimization design on low-pass filter of channel transmission[J]. Journal of Hunan University of Arts and Science; Natural Science Edition, 2012, 24(1): 39-41. (In Chinese)