文章编号:1674-2474(2017)08-0124-07

DOI:10.16339/j.cnki.hdxbzkb.2017.08.019

低功耗双带隙结构的 CMOS 带隙基准源^{*}

肖璟博^{1,2},陈敏¹,张成彬¹,刘云超¹,陈杰^{1†}

(1. 中国科学院微电子研究所,北京 100029;2. 中国科学院大学,北京 100049)

摘 要:随着片上系统的发展,带隙基准源精度和功耗的要求也越来越高.目前的高阶 温度补偿方法在工艺兼容、设计复杂度和功耗上还存在一定的局限性.本文推导了一个新颖 的电流模带隙基准电路在饱和区工作时的温度特性,并结合双带隙结构在输出支路上采用 电流比例相减的方式实现有效的曲率补偿,从而实现了一个新颖的双带隙结构 CMOS 带隙 基准源.在 GSMC 0.18 μm 工艺下,设计的 CMOS 带隙基准源版图面积为 0.066 mm².蒙特 卡罗后仿真的结果表明,在-40~125 ℃温度范围内平均温度系数为 14.27 ppm/℃;在 27 ℃时基准电压平均值为 1.201 V,标准偏差变化仅为 33.813 mV(2.82%);在 3.3 V 工作电 压下,静态电流平均为 9.865 μA,电源抑制为-37.21 dB.本文设计的带隙基准源具有高精 度、低功耗、结构简单的特点,是片上系统的良好选择.

关键词:带隙基准电压源; 曲率补偿; 温度系数; 低功耗 中图分类号: TN402 文献标志码: A

CMOS Bandgap Reference of Low-power-consumption Double-bandgap Structures

XIAO Jingbo^{1 2}, CHEN Min¹, ZHANG Chengbin¹, LIU Yunchao¹, CHEN Jie^{1†}
(1. Institute of Microelectronics of Chinese Academy of Science, Beijing 100029, China;
2. University of Chinese Academy of Sciences, Beijing 100049, China)

Abstract: With the development of system on chip (SOC), the precision and power consumption requirements of bandgap reference are becoming more stringent. Until now, high order temperature compensations still have some restrictions in the process compatibility, design complexity and power consumption. In this paper, the temperature characteristic of a new current mode bandgap reference operating in saturated region is derived, and effective curvature compensation is implemented by current ratio subtraction in the output branch circuits with double bandgap structures. Thus, a new CMOS bandgap reference of double bandgap structures is implemented. Layout area of the bandgap reference is 0.066 mm² in GSMC 0. 18 μ m process. The results of Monte Carlo post-simulations show that the average temperature coefficient is 14.27 ppm/°C in the temperature range from $-40 \sim 125$ °C, and the average reference voltage is 1.201 V at 27 °C. The average static current is 9.865 μ A and the power supply rejection is -37.21 dB at 3.3 V operating voltage. The bandgap reference designed in this paper has the characteristics of high precision, low power consumption and simple structure, which indicates that it is a better choice for SOC.

Key words: bandgap voltage reference; curvature compensation; temperature coefficient; low power con-

^{*} **收稿日期:**2017-01-11

基金项目:国家重点基础研究发展规划项目(973项目)(2015CB352103), National Basic Research Program of China(973 Program) (2015CB352103)

作者简介:肖璟博(1991-),男,江西萍乡人,中国科学院微电子所,中国科学院大学博士研究生

[†]通信联系人,Email:jchen@ime.ac.cn

sumption

带隙基准源可以产生带有低温度系数(temperature coefficient,TC)的精确电压,在模拟集成电路 和混合信号集成电路中起着非常关键的作用[1].通 常的带隙基准(bandgap reference, BGR)产生消除 了一阶温度系数的基准电压[2-3],但由于双极晶体 管(bipolar junction transistor, BJT)的基极和射极 电压差(base-emitter voltage, V_{BE})存在高阶温度系 数,带隙基准产生的基准电压并不能真正与温度无 关.为了得到更好的温度性能,已经有大量文献对多 种曲率补偿技术进行研究.例如,在文献[4-5]中, 不同温度特性材料的同一器件用来提供高阶温度 系数,比如不同材料的电阻和三极管.文献[6]通过 BJT的电流增益产生与温度呈自然指数关系的电 流,从而补偿高阶温度系数.然而,上述两种技术对 工艺的变化比较敏感,也不兼容主流的互补金属氧 化物半导体(complementary metal-oxide-semiconductor transistor, CMOS)工艺. 文献[7]和[8]提出 了Vmg线性化技术,其利用 BJT 流过不同温度特性 电流时 V_{EE}表达式的不同,通过加法或者减法来抵 消高阶温度项,但是这种技术的电路结构比较复杂. 文献[9-12]提出了分段线性化补偿技术,在高于 或者低于设定温度值时产生非线性电流,电路结构 实现较为简单,但是工艺角的变化可能会造成方法 失效.文献[13-15]实现了双带隙结构的曲率补偿 技术,通过两个一阶补偿的基准电流相加或者相减 来补偿高阶温度系数,这种技术简单且易于实现, 但是消耗的功耗较高.

综上所述,如何实现与 CMOS 工艺兼容、结构 简单、功耗较低的曲率补偿带隙基准源是目前研究 的关键问题.针对这些问题,本文在双带隙结构的曲 率补偿技术基础上,提出了一种新型的基于电流比 例减法的带隙基准源设计.文中引入一种在亚阈值 区工作的新颖结构的带隙基准电路,推导并仿真验 证其在饱和区时的温度性能与传统结构的带隙基 准的温度性能存在较大差距,作为电流比例减法实 现曲率补偿的依据,同时也克服了由于二阶温度系 数相近导致电流相减无法合理实现的问题^[13].通过 在输出端实现基于电流比例减法的曲率补偿电路, 得到高阶温度补偿的基准电压.此外,由于使用了电 流镜自偏置结构来恒定电压,功耗得到了大大降低.

1 电流比例相减原理分析

1.1 V_{BE}的温度特性

由于 BJT 良好的温度特性,其通常被选为 CMOS带隙基准源的主要器件.当 BJT 正常工作 时,其V_{BE}可表示为^[1,4,6-10,12-16]

$$V_{\rm BE}(T) = V_{\rm G0}(T_{\rm r}) - \left[V_{\rm G0}(T_{\rm r}) - V_{\rm BE}(T_{\rm r})\right] \frac{T}{T_{\rm r}} - (\eta - \xi) V_{\rm T} \ln(\frac{T}{T_{\rm r}})$$
(1)

式中: $V_{G0}(T_r)$ 是在基准温度 T_r 时的带隙电压; ξ 是 集电极电流的温度阶数; η 是与温度无关而与工艺 有关的常量; V_T 为热电压.从式(1)可以看出, $V_{G0}(T_r)$ 是常量, $[V_{G0}(T_r) - V_{BE}(T_r)]T/T_r$ 是一阶 温度项, $(\eta - \xi)V_T \ln(T/T_r)$ 是高阶温度项.因此,可 通过泰勒展开将 V_{BE} 表示为

 $V_{\rm BE} = a_0 + a_1 T + (a_2 T^2 + \dots + a_n T^n)$ (2) 式中 a_0, a_1, \dots, a_n 表示 $V_{\rm BE}$ 各阶温度系数.

1.2 电流比例相减

通过电流比例相减实现曲率补偿的前提为用 于相减的两个电流均为一阶温度补偿后的电流,分 别设为 I_1 和 I_2 .因此将两个电流乘以相应系数进行 相减时,可以抵消高阶的温度系数.由 1.1 节可知, $V_{\rm EE}$ 存在高阶温度系数,所以双带隙结构的电流比 例相减,可以等效地表示为两个 $V_{\rm EE}$ 电压的比例相 减,将式(2)代入得到式(3)^[13]:

$$K_{1}I_{1} - K_{2}I_{2} \Rightarrow K_{1}V_{BE1} - K_{2}V_{BE2} = (K_{1}a_{0_{1}} - K_{2}a_{0_{2}}) + (K_{1}a_{1_{1}} - K_{2}a_{1_{2}})T + (K_{1}a_{2_{1}} - K_{2}a_{2_{2}})T^{2} + \dots + (K_{1}a_{-1} - K_{2}a_{-2})T^{n}$$
(3)

其中 K_1 和 K_2 分别为电流 I_1 和 I_2 的系数.一阶 温度项会被补偿,故考虑相减后的二阶温度系数项. 由于 $V_{\rm EE}$ 电压的温度系数接近,即 $a_{2,1}$ 和 $a_{2,2}$ 接近, 所以通过电流比例相减时,若要将二次项的系数抵 消 99%,即 $K_2/K_1 = 0.99$,在 I_1 和 I_2 接近 20 μ A 时,比例相减后的电流仅为 $I_1(1-K_2/K_1)=0.2$ μ A,对于 0.7 V的基准电压,需要 3.5 MΩ 的电 阻^[13].若补偿 99%后,相减后的电流为 8.2 μ A 的合 理值,此时的 I_1 和 I_2 接近 820 μ A^[13].若 I_1 和 I_2 的 二阶温度系数存在 M(M>1)倍的差距,则 K_2/K_1 =0.99/M 时即可将二次项的系数抵消 99%,此时 相减之后的电流增大为 $I_1[1-K_2/(K_1M)].综上$ 所述,通过设计得到两个一阶补偿之后但二阶系数 存在较大差距的电流,可以采用电流比例相减的方 法在合理值范围内实现曲率补偿.

2 提出的带隙基准源设计

2.1 提出的带隙基准原理

图1是提出的带隙基准结构原理图,其包含了两个带隙基准核心电路,分别为改进传统结构的 BGR core A 和新颖结构的 BGR core B,中间为曲 率补偿电路.通过 NMOS 电流镜复制 *I*_{REFB} 至输出 支路,并完成比例相减,因此,输出基准电压 *V*_{REF} 如 式(4)所示

 $V_{\text{REF}} = (R_1 + R_2)I_{\text{REFA}} - KR_2I_{\text{REFB}}$ (4) 其中 K 为 NMOS 电流镜尺寸之比. I_{REFA} 和 I_{REFB} 都 是一阶温度补偿的电流,但有不同的高阶温度系数. 若在输出端以适当的比例相减,它们的高阶项可以 得到很好的抵消.



of bandgap reference

2.2 BGR core A 的电路实现

传统的电流模带隙基准结构使用运放作为核 心支路的恒压器件,从而得到与绝对温度成正比的 (proportional to the absolute temperature,PTAT) 电流,但是运放也会消耗一定的功率.为了降低功 耗,用电流镜连接方式的 NMOS 管代替运放实现恒 定电压的功能.改进后的传统电流模带隙基准如图 2 中 BGR core A 部分所示.NM₁和 NM₂ 替换运放 并连接在核心支路上,节省了运放部分的功耗. PM₂,PM₁,NM₁和 NM₂形成闭环环路,恒定 A,B 两点的电压,可以得到流经 R_3 的电流 I_{PTATA} 为:

$$I_{\rm PTATA} = \frac{V_{\rm EB1} - V_{\rm EB2}}{R_{\rm 3}} = \frac{V_{\rm T} \ln N}{R_{\rm 3}}$$
(5)

其中N为 Q_2 与 Q_1 的发射结面积之比,而流经 R_4 的 与绝对温度成反比的(complementary to the absolute temperature,CTAT)电流 I_{CTATA} 为:

$$I_{\text{CTATA}} = \frac{V_{\text{EBI}}}{R_4} \tag{6}$$

电流 *I*_{PTATA}和 *I*_{CTATA}在 B 点相加,并通过 PM₂ 复制至 PM₃,由式(5)和(6)得到 *I*_{REFA}的表达式为

$$I_{\text{REFA}} = \frac{1}{R_4} V_{\text{EB1}} + \frac{1}{R_3} V_{\text{T}} \ln N$$
(7)

式中 $V_{\rm T}$ 为热电压,与温度为一阶线性关系,调节 R_3 与 R_4 的比例,可以得到一阶补偿的 $I_{\rm REFA}$.

2.3 BGR core B 的电路实现

BGR core B 的设计借鉴了新结构的电流模带 隙基准^[16],如图 2 中 BGR core B 部分所示,其 MOS 管工作在亚阈值区,通过两个 MOS 管栅源电 压 V_{GS}之差提供高阶温度项.与之不同的是,本文的 MOS 管工作在饱和区.通过本节的分析可以知道, BGR core B 仍然是一阶补偿的带隙基准.下文将详 细分析 *I*_{REFB}的温度特性.

BGR core B 的 PTAT 电流产生方式与 BGR core A 一致,则 *I*_{PTATB}可表示为:

$$I_{\rm PTATB} = \frac{V_{\rm EB3} - V_{\rm EB4}}{R_5} = \frac{V_{\rm T} \ln N}{R_5}$$
(8)

其中 N 为 Q_4 与 Q_3 的发射结面积之比.CTAT 电流 的产生方式与 BGR core A 不同.NM₄和 NM₅的栅 级连接至 NM₆,从而在 R_6 上产生 CTAT 电流.注 意到

$$V_{\rm EB3} + V_{\rm GS5} = V_{\rm GS6} + I_{\rm CTATB} R_6 \tag{9}$$

其中 V_{GS5} 和 V_{GS6} 分别为 NM₅ 和 NM₆ 的栅源电压, 因此 I_{CTATB}可表示为

$$I_{\rm CTATB} = \frac{V_{\rm EB3}}{R_6} + \frac{V_{\rm GS5} - V_{\rm GS6}}{R_6} \tag{10}$$

 I_{PTATB} 和 I_{CTATB} 分别通过 PM₄和 PM₈, PM₆和 PM₇电流镜在输出支路上相加得到 I_{REFB} ,则 I_{REFB} 可 表示为:

$$I_{\text{REFB}} = \frac{1}{R_6} V_{\text{EB3}} + \frac{1}{R_5} V_{\text{T}} \ln N + \frac{1}{R_6} (V_{\text{GS5}} - V_{\text{GS6}})$$
(11)

对 I_{REFB} 求取关于温度T的一阶偏导数,可以得到:



图 2 提出的带隙基准源的晶体管级电路

Fig.2 Transistor-level circuit of the proposed bandgap reference

$$\frac{\partial I_{\text{REFB}}}{\partial T} = \frac{1}{R_6} \frac{\partial V_{\text{EB3}}}{\partial T} + \frac{1}{R_5} \frac{k}{q} \ln N + \frac{1}{R_6} \left(\frac{\partial V_{\text{GS5}}}{\partial T} - \frac{\partial V_{\text{GS6}}}{\partial T} \right)$$
(12)

其中 k 为玻尔兹曼常数,q 为基本电子电荷量.当 MOS 管工作在饱和区时^[13],式(13)成立

$$\frac{\partial V_{\rm GS}}{\partial T} \approx \frac{\partial V_{\rm TH}}{\partial T} (1 - b) \tag{13}$$

其中 b 接近于 0, V_{TH}为 MOS 管的阈值电压, 而对 于 V_{TH}的温度特性^[13], 可以表示为:

$$V_{\text{TH}} \approx V_{\text{TH}}(T_{\text{r}}) + \beta_{\text{TH}}(T - T_{\text{r}}) + \beta_{\text{TH}2}(T - T_{\text{r}})^2$$
(14)

其中 β_{TH1} 和 β_{TH2} 分别是 V_{TH} 的一阶温度系数和二阶 温度系数, T_r 与式(1)中的含义相同.将式(13)和(14)代入(12),得到:

$$\frac{\partial I_{\text{REFB}}}{\partial T} = \frac{1}{R_6} \frac{\partial V_{\text{EB3}}}{\partial T} + \frac{1}{R_5} \frac{k}{q} \ln N + \frac{1}{R_6} \left[\beta_{\text{TH11}} - \beta_{\text{TH12}} + 2(\beta_{\text{TH21}} - \beta_{\text{TH22}})(T - T_r) \right]$$
(15)

式中: β_{TH11} 和 β_{TH21} , β_{TH12} 和 β_{TH22} 分别是 NM₅和 NM₆阈值电压的一阶和二阶温度系数.因此,通过调 节 R_5 和 R_6 的比例,BGR core B 也是一阶温度补偿 的带隙基准.从式(15)中可以看到,相比 BGR core A,BGR core B 有额外的二阶温度系数 $2(\beta_{TH21} - \beta_{TH22})/R_6$.由于额外二阶温度系数的存在,其一阶 补偿之后的温度系数 TC 与 BGR core A 不同,避免 了 I_{REFA} 和 I_{REFB} 因二阶温度系数接近导致相减之后

电流过小的问题.

2.4 启动电路

通常情况下,带隙基准电路存在两种稳定状态. 一种是零电流状态,另一种是正常工作状态.而启动 电路的作用是在电路上电时,使带隙基准能够进入 正常的工作状态.本文设计的启动电路如图 3 所示. 由于 PM。栅极接地,所以 PM。导通,NM。流过电流, 经 NM₉, NM₁₀ 电流镜和 PM₁₀, PM₁₁ 电流镜, 将电流 复制给 PM12 和 NM12,因此限制了由 PM12 和 NM12 构成的反相器的最大动态电流,防止反相器在启动 时有较大的电流过冲.当电路开始上电时,VREF为低 电平,此时反相器输出高电平,NM7导通,拉低 V_{STRP}的电压,而V_{STRP}连接至带隙核心电路中 PMOS 管的栅极,使得 PMOS 管导通,核心电路开 始流过电流,脱离零电流状态.当上电完成时,反相 器判定 V_{RFF} 为高,输出低电平,关断 NM₇.至此,带 隙基准电路完成启动.为了防止启动电路消耗较多 的功率,PM。的栅长L取得较大,所以PM。和NM。 支路以及 PM₁₀和 NM₁₀支路流过的静态电流很小.

3 仿真结果分析和对比

3.1 带隙核心电路 TC 仿真对比

新的带隙基准电路包含两个带隙核心电路,本 节分别对两个带隙核心电路产生的 *I*_{REFA}和 *I*_{REFB}电 流进行了仿真对比.图 4 给出了在 tt 工艺角下 *I*_{REFA} 和 *I*_{REFB}随温度变化仿真结果.其中,*I*_{REFA}的温度系 数为 2.175 ppm/℃, *I*_{REFB} 的温度系数为 79.7





ppm/℃, *I*_{REFB}的 TC 明显大于 *I*_{REFA}的 TC,表明在一阶补偿过后, *I*_{REFB}的二阶温度系数大于 *I*_{REFA}的二阶温度系数,从而验证了前面的推导.





3.2 带隙基准的仿真结果和对比

本文的带隙基准源在 GSMC 0.18 μ m 工艺下 设计和仿真,版图面积为 0.066 mm²(175 μ m×377 μ m),如图 5 所示.仿真采用的典型电源电压为 3.3 V.图 6 给出了在 tt 工艺角下 V_{REF} 基准电压的温度 特性曲线,此时的温度系数为 1.068 ppm/°C,温度 范围为-40~125 °C.从曲线的变化趋势可以看出, 曲线呈现出曲率补偿后的温度特性,相对于一阶补 偿的温度系数有了明显降低,表明提出的带隙基准 电路实现了曲率补偿,并具有低的温度系数.







由于带隙基准电路对工艺制造的变化比较敏 感,所以为了分析工艺变化和管子失配带来的影 响,对本文设计的带隙基准进行了 300 次的蒙特卡 罗后仿,结果如图7所示.图7(a)为VREF基准电压关 于温度的特性曲线,可以看出,大部分曲线在1.2 V 附近.图 7(b)统计了本文设计的带隙基准在-40~ 125 ℃的温度性能,其中 236 次仿真结果的温度性 能在 20 ppm/℃以下,平均的温度性能为 14.27 ppm/℃.图 7(c)给出了在常温 27 ℃时输出基准电 压值的统计结果,平均输出电压为 1.200 97 V,标准 差为 33.813 1 mV, 对应变化系数为 2.82%. 功耗是 带隙基准的重要指标之一.本文设计的带隙基准源 的平均电流消耗为 9.865 μA,最大的电流消耗为 10.6 μA, 如图 7(d) 所示.图 7(e) 给出了本文带隙基 准的电源抑制(power supply rejection, PSR)性能, 其低频 PSR 为-37.21 dB,在 100 kHz 仍有-31.2 dB.为了得到最低的工作电压,仿真了输出基准电压 VREF与电源电压的关系,如图 7(f)所示.可以看出, 本文设计的带隙基准最低的工作电压为 2.8 V.

表1对比了本文设计的带隙基准与已报道的带隙基准电路的性能.其中,文献[13-15]采用了双带隙核心电路的结构,与本文结构相似,但因为本文的带隙基准电路使用了电流镜自偏置的简单结构,

电路消耗了更少的电流.本文借鉴了文献[16]的带 隙结构,但文献[16]的电路由于工作在亚阈值区, 功耗很低,消耗的电流为 0.48 μA,但其温度性能变 化很大,平均温度性能相比本文也较差.从对比结果 来看,本文设计的带隙基准在温度性能和功耗上得 到了很好的折中.



Fig.7 Results of post simulations

表1 与同类带隙基准性能对比

Tab.1 Comparisons of performances of similar structure bandgap references

文献	工艺/µm	温度范围/℃	电流消耗/μA	平均温度系数 /(ppm・℃ ⁻¹)	参考电压/V	PSR/dB	供电电压/V	面积/mm ²
文献[13]	0.13	$-40 \sim 120$	120	9.3	0.735	-30@100kHz	1.2	0.063
文献[14]	0.18	$-40 \sim 120$	36	15.9	0.767	-84@DC	1.2	0.036
文献[15]	0.25	$0 \sim 100$	50	19.5	0.536	-25.5@10kHz	1.0	0.108
文献[16]	0.09	$0 \sim 100$	0.48	53.1	0.720	-52@DC	1.2	0.028
本文	0.18	$-40 \sim 125$	9.8	14.3	1.200	-37@DC	3.3	0.066

4 结 论

本文设计了一个新颖的结构简单易实现的带 隙基准源.探讨了基于电流比例减法实现曲率补偿 的合理性,并提出了新颖的双带隙结构的带隙基准 源设计.通过推导一种新型电流模带隙结构电路在 饱和区工作时的温度特性,验证了与改进的传统电 流模带隙结构的二阶温度系数存在不同,并实现了 电流比例相减的曲率补偿电路,得到高阶温度补偿 的基准电压.相比已有的设计,通过采用电流镜自偏 置结构,在降低电路设计复杂度的同时,也在很大 程度上减小了电流消耗.仿真结果和对比表明,本文 设计的带隙基准源在温度性能、设计复杂度和功耗 上均有很好的折衷,适用于对精度、功耗和设计复 杂度都有要求的电路.

参考文献

[1] 幸新鹏,李冬梅,王志华.CMOS带隙基准源研究现状[J].微电 子学,2008,38(1):57-63,71.

XING Xinpeng, LI Dongmei, WANG Zhihua. An overview of the research on CMOS bandgap referece sources[J].Microelectronics,2008,38(1):57-63,71.(ln Chinese)

- [2] KUIJK K E. A precision reference voltage source [J]. IEEE Journal of Solid-State Circuits, 1973, 8(3):222-226.
- [3] 程军,陈贵灿.两种新型 CMOS 带隙基准电路[J].微电子学与 计算机,2003,20(7):67-70.
 CHENG Jun, CHEN Guican. Two CMOS bandgap reference circuits[J].Microelectronics & Computer, 2003, 20(7):67-70.(ln Chinese)
- [4] KA N L, MOK P K T, CHI Y L A 2−V 23-uA 5.3ppm/℃ curvature-compensated CMOS bandgap voltage reference[J]. IEEE Journal of Solid-State Circuits, 2003, 38(3):561-564.
- [5] HUANG Y,ZHU L,CHEUNG C, et al. A curvature-compensation technique based on the difference of Si and SiGe junction voltages for bandgap voltage circuits[C]//2014 IEEE International Symposium on Circuits and Systems (ISCAS). Melbourne, Australia; IEEE, 2014;914-917.
- [6] LEE I, KIM G, KIM W. Exponential curvature-compensated BiCMOS bandgap references [J]. IEEE Joural of Solid-State Circuits, 1994, 29(11): 1396-1403.
- [7] CHEN X F, LIU F H, ZOU X C, et al. A linearized VBE bandgap voltage reference with wide temperature range[C]// 2013 IEEE 10th International Conference on ASIC. Shenzhen, China: IEEE, 2013:1-4.
- [8] CHARALAMBOS M A, SAVVAS K, JULIUS G. A novel wide-temperature-range, 3.9ppm/°C CMOS bandgap reference

circuit[J].IEEE Journal of Solid-State Circuits, 2012, 47(2): 574-581.

- [9] LI J H, ZHANG X B, YU M Y.A 1.2-V piecewise curvaturecorrected bandgap reference in 0.5 μm CMOS process[J].IEEE Transactions on Very Large Scale Integration (VLSI) Systems, 2011, 19(6):1118-1122.
- [10] ZHANG Y W, ZHU J, SUN W F, et al. 1 ppm/°C bandgap with multipoint curvature-compensation technique for HVIC [J].Electronics Letters, 2014, 50(25):1908-1910.
- [11] HUANG Y, CHEUNG C, NAJAFIZADEH L. A multipiecewise curvature-corrected technique for bandgap reference circuits [C]//2013 IEEE 56th International Midwest Symposium on Circuits and Systems (MWSCAS). Columbus, Ohio, USA: IEEE, 2013: 305-308.
- [12] 代国定,徐洋,李卫敏,等.高性能分段温度曲率补偿基准电压 源设计[J].浙江大学学报:工学版,2010,44(11):2142-2147.
 DAI Gouding,XU Yang,LI Weimin, et al. Design of high performance bandgap reference based on piecewise temperature curvature compensated technology[J].Journal of Zhejiang University: Engineering Science, 2010, 44(11): 2142-2147. (In Chinese)
- [13] DUAN Q Z, ROH J J.A 1.2-V 4.2-ppm/℃ high-order curvature-compensated CMOS bandgap reference[J].IEEE Transactions on Circuits and Systems I: Regular Papers, 2015, 62(3): 662-670.
- [14] MA B, YU F Q.A novel 1.2-V 4.5-ppm/℃ curvature-compensated CMOS bandgap reference[J].IEEE Transactions on Circuits and Systems I:Regular Papers, 2014, 61(4):1026-1035.
- [15] KER M D, CHEN J S. New curvature-compensation technique for CMOS bandgap reference with sub-1-V operation[J]. IEEE Transactions on Circuits and Systems II, Express Briefs, 2006, 53(8):667-671.
- [16] LEE K K, LANDE T S, HäFLIGER P D. A sub-uW bandgap reference circuit with an inherent curvature-compensation property[J]. IEEE Transactions on Circuits and Systems I: Regular Papers, 2015, 62(1):1-9.