

面向标准单元布局的自适应加权平均线长模型

迟元晓^{1,2}, 王志君^{3†}, 梁利平³, 邱昕¹

(1. 中国科学院微电子研究所, 北京 100029;

2. 中国科学院大学集成电路学院, 北京 100049;

3. 北京邮电大学集成电路学院, 北京 100876)

摘要: 现有 EDA 工具通过在密度约束条件下使半周长线长(half-perimeter wirelength, HPWL)总和最小化方法来解决集成电路物理版图设计中标准单元的全局布局问题. 然而, HPWL 的不可导性使得基于梯度的先进求解方法无法直接应用于全局布局. 因此, 布局中通常使用加权平均线长(weighted-average wirelength, WAWL)模型来近似 HPWL, 但无法兼顾平滑度和精度. 因此, 本文提出了一种改进的自适应加权平均线长(SaWAWL)模型, 通过每条连线实际长度自适应地调整各自的加权因子 γ , 在保证平滑度的同时使拟合 HPWL 的误差更小, 提高了标准单元全局布局质量. 基于所提出的模型实现了一个全局布局器, 并完成了在 DAC 2012 开源基准上的验证. 结果表明, 该模型可以使半周长线长总和减少 3.69%.

关键词: 集成电路; 版图; 物理设计; 布局算法

中图分类号: TN431.2

文献标志码: A

A Self-adaptive Weighted-average Wirelength Model for Global Placement

CHI Yuanxiao^{1,2}, WANG Zhijun^{3†}, LIANG Liping³, QIU Xin¹

(1. Institute of Microelectronics of Chinese Academy of Sciences, Beijing 100029, China;

2. School of Integrated Circuits, University of Chinese Academy of Sciences, Beijing 100049, China;

3. School of Integrated Circuits, Beijing University of Posts and Telecommunications, Beijing 100876, China)

Abstract: The existing EDA tools address the global placement problem of very large scale integration (VLSI) physical design by minimizing the sum of half-perimeter wirelength (HPWL) under density constraints. However, the non-differentiability of HPWL renders gradient-based advanced optimization methods inapplicable directly to global placement. Consequently, the weighted-average wirelength (WAWL) model is often employed to approximate HPWL, but it struggles to achieve a balance between smoothness and accuracy. This paper introduces an improved self-adaptive weighted-average wirelength (SaWAWL) model. It dynamically adjusts the weighted factors γ for each wire's actual length, ensuring both smoothness and reduced error in fitting HPWL. The proposed model enhances the quality of global placement. A global placer based on this model is implemented and validated on the DAC 2012 open benchmark. The results indicate a 3.69% reduction in the total sum of half-perimeter wirelength.

* 收稿日期: 2024-01-18

基金项目: 国家自然科学基金资助项目(U21A20504), National Natural Science Foundation of China(U21A20504)

作者简介: 迟元晓(1997—), 女, 山东潍坊人, 中国科学院大学博士研究生

† 通信联系人, E-mail: wangzhijun@bupt.edu.cn

Key words: integrated circuits; layout; physical design; placement algorithm

布局 (placement) 决定超大规模集成电路 (very large scale integration, VLSI) 物理设计中的标准单元在版图中的位置, 其结果直接影响设计质量, 包括功耗、时序收敛、信号完整性等各项性能指标, 是物理设计的基石, 可以说, 如果不能实现高质量的布局结果, 物理设计的后续步骤 (如时钟树综合和布线) 是没必要进行的。因此, 寻求一种高效的方法来解决布局问题对整个物理设计来说意义重大。然而, 布局是一个难以直接求解的 NP 困难问题^[1], 其求解方法经历了三个阶段, 依次分别是模拟退火算法^[2]、基于划分的布局方法^[3-4]和解析布局方法, 其中解析布局是目前解决 VLSI 布局问题最先进的方法^[5-14], 也是当下主流自动布局布线工具 (电子设计自动化, electronic design automation, EDA) 如 Innovus 采用的方法。解析布局将整个布局过程分为三个步骤, 依次为全局布局 (global placement, GP)、合法化 (legalization, LG) 和详细布局 (detailed placement, DP)。在这三个步骤中, 全局布局是最重要的一步, 因为它大致决定了所有标准单元的位置, 而这直接决定了解析布局的结果^[15]; LG 负责在 GP 的基础上将标准单元合理摆放, 主要任务是消除它们之间的重叠; DP 则在前述两个步骤的基础上进行增量优化, 进一步提高布局的质量。

总体来讲, 在 VLSI 物理设计中, 总线长, 即所有单元互连的总半周长线长 (HPWL) 与设计的各关键指标呈正相关关系, 更短的线长意味着更低的功耗、更小的串扰、更短的延时、更小的压降等。因此, 在 GP 阶段采用线长驱动的布局算法 (wirelength-driven placement, WDP) 是提高电路整体性能的常用方法。

WDP 通过在密度约束下, 最小化设计中所有单元的半周长线长 (HPWL) 之和的方式来确定标准单元的位置^[16]。由于 HPWL 不可导, 提出了许多可导的线长模型来逼近 HPWL, 如长和指数 (long-sum-Exp, LSE) 线长模型^[17]、二次线长模型^[18]、CHKS 线长模型^[19]、加权平均线长 (weighted-average wirelength, WAWL) 模型^[20]等。在所有模型中, WAWL 虽然最初是为了解决三维布局问题而提出的, 但其性能优异且同

样适用于二维, 几乎所有当下领先的布局器如 RePlace^[13]、NTUPlace^[8-9] 和 DREAMPlace^[21] 都采用了 WAWL 这一模型。然而 WAWL 这一当下最先进的模型仍存在一个问题——无法平衡精度和模型平滑度之间的关系。这是因为 WAWL 的性能由系数 γ 控制, γ 的值越大, 函数越平滑, 但相应的拟合误差也越大。

本文旨在解决前述 WAWL 线长模型不能兼顾精度与平滑度的问题。为此, 首先推导了 WAWL 与标准 HPWL 模型之间的拟合误差函数, 研究了该误差随 γ 和线长的变化。并在此基础上, 提出了一种改进的自适应加权平均线长模型。不同于传统的 WAWL 为所有连线设置统一的 γ 值, 新模型在布局过程中使得每根连线可根据其自身实际长度自适应地调整各自的 γ 值。这样, 由加权平均模型计算得到的线长的误差就能稳定在一个很小的值上, 且保证了较好的模型平滑度。接着, 我们将提出的线长模型集成到当前最先进的线长驱动的全局布局器 DREAMPlace^[21] 中, 得到了一个新的全局布局器。最后, 在广受认可的开源数据集 DAC 2012 基准套件上进行了布局实验。实验结果显示, 相比于文献^[21], 基于本文所提模型的布局算法能在全局布局中使 HPWL 目标降低 3.69%, 证明了提出的自适应加权平均线长模型的优越性。

本文第 1 节介绍解析布局中全局布局的基础知识与加权平均线长模型; 第 2 节推导并分析加权平均线长模型的误差函数; 第 3 节提出本文核心的自适应加权平均线长模型, 并将其集成到先进的 DREAMPlace 上, 实现了一个新的全局布局器; 第 4 节介绍了实验环境与实验结果; 第 5 节总结。

1 解析布局

GP 将物理设计中的所有标准单元分散摆放, 大致决定每个标准单元在版图中的位置, 是解析布局中最重要, 也是耗时最长的一步^[21]。一般来说, GP 分为两类, 一类称为二次布局 (quadratic placement)^[22-24], 另

一类称为非线性布局(nonlinear placement)^[8-9,25]. 二次布局由于采用了平方项的目标函数,效率相对较高;而非线性布局则能获得更高的布局质量^[21],本文主要探究性能更优的非线性布局.如前文所述,非线性布局通过在密度约束下最小化线长目标来解决布局问题,如式(1)所示:

$$\begin{aligned} \min \sum_{e \in E} \text{WL}(e; x, y) \\ \text{s.t. } d(x, y) \leq d_i \end{aligned} \quad (1)$$

式中: x, y 分别表示单元在版图中的横、纵坐标; $\text{WL}(\cdot; \cdot)$ 表示设计中所有单元(包括标准单元和宏单元)的总的连线长度; d_i 是预先设定的目标密度,用于规范全局布局后单元间的重叠.采用拉格朗日松弛法将密度约束放宽到线长目标,作为密度惩罚,即得到全局布局算法的目标函数,如式(2)所示^[7-9]:

$$\min \left(\sum_{e \in E} \text{WL}(e; x, y) \right) + \lambda D(x, y) \quad (2)$$

式中: $D(\cdot)$ 是避免布局过于集中的密度惩罚函数; λ 表示密度约束的权重.要利用当下先进的梯度方法解决式(2)的非线性优化问题, $\text{WL}(\cdot; \cdot)$ 目标必须是可微分的,但HPWL的表达式如式(3)^[15]所示,显然是不可导的.

$$\begin{aligned} \text{WL}(x, y)_{\text{hpl}} = \sum_{e \in E} \left(\max_{v_i, v_j \in e} |x_i - x_j| + \right. \\ \left. \max_{v_i, v_j \in e} |y_i - y_j| \right) \end{aligned} \quad (3)$$

因此,非线性布局需要采用平滑的线长模型来近似HPWL.式(4)^[10]介绍了当前最先进的平滑模型WAWL,此模型已被广泛应用于非线性布线.

$$\text{WL}(x, y)_{\text{wawl}} = \left(\frac{\sum_{i \in e} x_i e^{\frac{x_i}{\gamma}}}{\sum_{i \in E} e^{\frac{x_i}{\gamma}}} - \frac{\sum_{i \in e} x_i e^{-\frac{x_i}{\gamma}}}{\sum_{i \in E} e^{-\frac{x_i}{\gamma}}} \right) \quad (4)$$

在WAWL中, γ 是预定义的参数,用于调节WAWL的性能.文献[21]指出,WAWL的平滑度和精度相互冲突,由 γ 控制,但未给出相应的数学推导.因此,为了更好地探究WAWL的平滑度与精度之间的关系,并更好地发挥WAWL在布局问题中的作用,我们推导了WAWL与标准的HPWL的误差函数,并详细研究了其数学特性.

2 误差函数

在不失一般性的前提下,考虑两个单元在 x 方向上连接的情况(y 方向的分析完全相同).假设两个单元的横坐标分别为 x_1, x_2 ,将坐标分别代入两种线长模型的表达式(3)和(4),可以得到如下公式:

$$\text{WAWL}(x) = \frac{x_1 e^{\frac{x_1}{\gamma}} + x_2 e^{\frac{x_2}{\gamma}}}{e^{\frac{x_1}{\gamma}} + e^{\frac{x_2}{\gamma}}} - \frac{x_1 e^{-\frac{x_1}{\gamma}} + x_2 e^{-\frac{x_2}{\gamma}}}{e^{-\frac{x_1}{\gamma}} + e^{-\frac{x_2}{\gamma}}} \quad (5)$$

$$\text{HPWL}(x) = |x_1 - x_2| \quad (6)$$

式中: WAWL_x 和 HPWL_x 分别表示由WAWL和HPWL计算得出的连线长度.假设 $x_1 > x_2$,可以将式(6)重写为式(7):

$$\text{HPWL}(x) = x_1 - x_2 \quad (7)$$

然后,从式(7)中减去式(5),即可计算出误差:

$$\Delta = \text{HPWL}(x) - \text{WAWL}(x) \quad (8)$$

式中: Δ 表示误差函数.将 HPWL_x 和 WAWL_x 的具体表达式代入式(8),误差函数可表述如下:

$$\Delta = x_1 - x_2 - \frac{x_1 e^{\frac{x_1}{\gamma}} + x_2 e^{\frac{x_2}{\gamma}}}{e^{\frac{x_1}{\gamma}} + e^{\frac{x_2}{\gamma}}} + \frac{x_1 e^{-\frac{x_1}{\gamma}} + x_2 e^{-\frac{x_2}{\gamma}}}{e^{-\frac{x_1}{\gamma}} + e^{-\frac{x_2}{\gamma}}} \quad (9)$$

简化式(9)即可得到:

$$\Delta = x - \frac{x e^{\frac{x}{\gamma}} - x e^{-\frac{x}{\gamma}}}{2 + e^{\frac{x}{\gamma}} + e^{-\frac{x}{\gamma}}} \quad (10)$$

式中: $x = x_1 - x_2$.

为了进一步探讨 γ, x 和 Δ 之间的关系,求 Δ 关于 x 的导数,得到式(11):

$$\Delta' = \frac{2(e^{-\frac{x}{\gamma}})^2 + 2e^{\frac{x}{\gamma}} + 6e^{-\frac{x}{\gamma}} - 2\frac{x}{\gamma}e^{-\frac{x}{\gamma}} - 2\frac{x}{\gamma}e^{\frac{x}{\gamma}} + 6 - 4\frac{x}{\gamma}}{(2 + e^{\frac{x}{\gamma}} + e^{-\frac{x}{\gamma}})^2} \quad (11)$$

注意到式(11)的分母恒为正值,且对于导函数我们只关注其值的正负,因此,可提取 Δ' 的分子作为一个新函数 $g(t)$,并研究其取值变化情况.

$$g(t) = 2(e^{-t})^2 + 2e^t + 6e^{-t} - 2te^t - 2te^{-t} + 6 - 4t \quad (12)$$

其中 $t = x/\gamma$ 且 $t > 0$.然后,求出 $g(t)$ 关于 t 的导数:

$$g(t)' = -4(e^{-t} + 1)^2 - 2t(e^t - e^{-t}) \quad (13)$$

显然,当 $t > 0$ 时, $g(t)'$ 总是负值,即 $g(t)$ 在区间

$[0, +\infty)$ 内是单调递减的.因此, Δ' 也是 $[0, +\infty)$ 的单调减函数.又因为 $\Delta'_{(0)} = 1$ 且 $\Delta'_{(+\infty)} = -\infty$,所以有且仅有一个满足 $\Delta'_{(x_0)} = 0$ 的点 x_0 ,使得误差函数 Δ 在 $[0, x_0]$ 内单调递增,在 $[x_0, +\infty)$ 内单调递减,即误差函数在 $x = x_0$ 处取得最大值.在Matlab的帮助下,可以求得 x_0 的近似值.

当 $x \approx 1.275\gamma$ 时, $\Delta' \approx 0$, $\Delta_{\max} = 0.557\gamma$.即误差函数 Δ 在区间 $[0, 1.275\gamma]$ 内单调递增,在 $[x_0, +\infty)$ 内单调递减.

3 自适应加权平均线长模型与全局布局器

3.1 自适应加权平均线长模型

如式(14)所示,连线长度越接近 1.275γ ,误差就越大,且最大误差与 γ 的取值成正比.当连线长度接近式(14)的极大值点 1.275γ 时,若 γ 的值越小,误差就会越小;但 γ 的值不能过小,以免影响WAWL的平滑度.基于此,考虑提出一个自适应的 γ' ,其值可以根据连线长度实现自调节:在实际线长接近极大值点时将 γ 调节到较小的值以减小误差;在远离极大值点时, γ 调节至较大的值以保证平滑度和收敛性能.

基于上述推导,考虑具有以下特性的函数式(14)(如表1所示),该函数具有有限的取值区间,一个极小值点,在极限值点两侧与误差函数相反的增减性,借助该函数可以通过适当的 k 取值来构造满足需求的自适应 γ 表达式.

$$f(x) = x/e^{kx} \quad (14)$$

表1 自适应加权平均线长函数

Tab.1 Function of proposed wirelength model

函数	$f(x) = x/e^{kx}, k > 0$
极小值点	$x = 1/k$
取值范围	$[0, 1/(e \times k)]$
单调性	$[0, 1/k] \uparrow, [k, +\infty) \downarrow$

构造的自适应 γ 的表达式见式(15),其中 γ_{\max} 、 γ_{\min} 是为平衡精度和平滑度而预先设定的 γ 取值上限和下限, γ 的取值只会两者之间变化; x 表示连线的实际长度. γ 随 x 变化的情况见图1,可见借助式(15), γ 可以实现基于 x 的自适应调节.




图1 γ 随连线长度的自适应变化曲线

Fig.1 The self-adaptive γ with different half-perimeter wirelength

$$\gamma = -x(\gamma_{\max} - \gamma_{\min}) \times \exp\{-x/[1.275(\gamma_{\max} + \gamma_{\min})]\} + \gamma_{\max} \quad (15)$$

将式(15)应用到加权平均线长模型中,即可得到一种新的自适应加权平均线长(self-adaptive weighted-average wirelength, SaWAWL)模型.不同于传统的加权平均线长模型为所有连线设置一个统一的 γ ,本模型给设计中的每根连线分配一个独立的 γ ,其值由连线根据其实际长度自适应调整,从而在全局布局过程中始终以较小误差拟合HPWL的同时保持模型的平滑度.具体的算法实现如表2所示.

3.2 基于SaWAWL的全局布局器

基于本文提出的SaWAWL模型和文献[21]中实现的目前最先进的DREAMPlace框架,实现了新的全局布局器,具体的算法结构如表3所示.在每轮迭代中,进行线长的前向传播和反向传播运算时,会调用算法1更新 γ 的值,并计算相应的加权平均线长,直至整个布局达到预设的收敛条件.

表2 自适应加权平均线长模型算法实现

Tab.2 Algorithm of proposed wirelength model

算法1: 自适应加权平均线长模型
输入: γ 取值边界 $\gamma_{\max}, \gamma_{\min}$, 设计, 连线总数 K , 迭代参数 $k \leftarrow 0$
while $k < K$ do
$x_{\max} \leftarrow \max(\text{net}_k)$
$x_{\min} \leftarrow \min(\text{net}_k)$
$x \leftarrow x_{\max} - x_{\min}$
$\gamma_k \leftarrow \gamma_{(x)}$
$WL \leftarrow \text{WAWL}(x, \gamma)$
$k++$
end
返回: 更新 γ 后的加权平均连线长度

表3 基于SaWAWL的全局布局算法
Tab.3 Algorithm of SaWAWL based global placement

算法2:基于SaWAWL的全局布局算法
输入:设计, γ 的取值边界 $\gamma_{\max}, \gamma_{\min}$, 停止判断条件 stop_overflow
初始化:
$\vec{x} = \vec{x}_0, \vec{y} = \vec{y}_0$
While 密度溢出 \geq stop_overflow do
for $e \in E$ do
$WL_e \leftarrow 0$;
$x_e \leftarrow HPWL(x), y_e \leftarrow HPWL(y)$;
$\gamma_x \leftarrow \gamma(x), \gamma_y \leftarrow \gamma(y)$;
$x_{ei} \leftarrow WAWL(x_e, \gamma_x); y_{ei} \leftarrow WAWL(y_e, \gamma_y)$
$WL_{ei} \leftarrow x_{ei} + y_{ei}$;
$WL_e \leftarrow WL_e + WL_{ei}$;
end for
计算 $WL = \sum_{e \in E} WL_e$;
解析最小化 $WL + \lambda \times \text{density_penalty}$;
更新 \vec{x}, \vec{y} ;
计算 密度溢出;
Return (\vec{x}^*, \vec{y}^*)

4 实验环境与实验结果

4.1 实验环境

本文所有实验基于配有英伟达 RTX3090 显卡的英特尔 2.7GHz Linux 服务器完成,代码则由 Python 和 CUDA 联合编程实现.布局实验在广受认可的开源数据集 DAC 2012 基准套件^[26]上进行.

对本文布局器与当前最先进的全局布局器 DREAMPlace 进行一系列对比实验,以验证所提出的线长模型的优越性.DREAMPlace 有不同的版本,本实验采用的是 DREAMPlace-Master.为了直观展示线长模型对全局布局结果的影响,关闭具有增量优化效果的 DP,并设置与 DREAMPlace 完全相同的停止迭代的密度溢出条件(stop overflow),从而保证相同的 LG 影响.

4.2 模型仿真结果

SaWAWL 的模型仿真结果如图 2 所示,图中曲线展示了 WAWL 和 SaWAWL 对 HPWL 的拟合结果.从图中可以看见,在红虚线标注区间内,WAWL 不能很好地近似 HPWL,而 SaWAWL 则实现了对 HPWL 较好的拟合,这是因为其通过将此区间内的 γ 调整到较小值(如图 1),减小了模型的拟合误差.图 3 显

示了两种线长模型相对 HPWL 的误差,证实了本文算法确实可以实现更小的误差.




图2 线长模型的仿真结果

Fig.2 Simulation result of wirelength models




图3 线长模型的误差曲线

Fig.3 Error curve of wirelength models

4.3 全局布局结果

全局布局在宏单元固定的基础上将标准单元逐步分散,确定其在版图中的位置.图 4 展示了本实验采用的数据集 DAC 2012 中一个测试基准 SB2 的布局过程,其中橘色区域表示预先放置好的宏单元,蓝色代表需进行布局的标准单元.从图中可以看出,图 4(a)的初始状态阶段,标准单元集中分布;在布局迭代过程中,布局器将集中摆放的标准单元逐渐分散摆放,如图 4(b)、图 4(c)所示,并最终得到了标准单元均匀摆放布局结果,如图 4(d)所示.

本文全局布局器的实验结果见表 4.表 4 的左侧介绍了数据集 DAC 2012 的基本信息,由表可知该数据集涵盖了从 523k 门到 1 014k 门的设计,具有代表性.表 4 的右侧展示了本文算法与当下最先进的线长驱动全局布局器 DREAMPlace 的对比实验结果.可见与最先进的布局器相比,采用本文所提 SaWAWL 模型的布局器实现了更优的布局结果:在开源基准上实现了 HPWL 最多 3.69% 的减少.实验结果证明了本文所提出的加权平均线长模型的优越性.




图 4 SB2 的全局布局过程

Fig.4 Four stages of global placement on dataset SB2

表 4 基于 DAC 2012 数据集的全局布局实验结果

Tab.4 Results of global placement based on DAC 2012

benchmarks					
Design	nodes	nets	HPWL/(10 ⁷ μm)		Diff/%
			DREAMPlace*	our	
SB2	1 014k	991k	56.98	56.20	-1.37
SB3	920k	898k	28.34	27.79	-1.94
SB6	1014k	1 007k	29.97	29.72	-0.83
SB7	1 365k	1 340k	35.52	34.43	-3.69
SB9	847k	936k	20.56	20.49	-0.34
SB11	955k	1 293k	31.36	31.22	-0.45
SB14	635k	620k	20.66	20.23	-2.08
SB16	699k	697k	23.90	23.51	-1.63
SB19	523k	512k	13.37	13.00	-2.77
Norm	—	—	—	—	-1.68

注:*为了直接验证模型对全局布局的影响,我们在实验环境中运行了文献[21]中实现的布局器,参数均与文献[21]保持一致,与对比试验采用完全相同的^[21]自带默认参数设置。

5 结论

本文提出了一种适用于超大规模集成电路全局

布局的新型自适应加权平均线长模型.该模型在设计中每个连线可根据其实际线长自适应地调整 γ 值,在全局布局过程中精确地拟合 HPWL.仿真结果表明,与最先进的 WAWL 模型相比,本文所提出的模型可实现更小的拟合误差.基于 DAC 2012 开源基准的全局布局实验结果表明,基于 SaWAWL 的全局布局器相比基于 WAWL 的 DREAMPlace 可取得更好的布局结果,证明了所提出的模型的有效性.

本文实现的线长驱动的布局算法(wirelength-driven placement, WDP)综合考虑物理设计中的各项指标,如时序、功耗、可布线性等,通过追求总体最短的连线长度近似优化以上指标,但未落实到具体的性能指标,下一步将聚焦于探索具体指标如时序驱动的布局算法(timing-driven placement, TDP)研究.

参考文献

- [1] DONATH W E, DONATH W E. Complexity theory and design automation [C]//Proceedings of the 17th Design Automation Conference. Minneapolis, Minnesota, USA. ACM, 1980:412-419.
- [2] TAGHAVI T, YANG X J, CHOI B K. Dragon2005: large-scale mixed-size placement tool [C]//Proceedings of the 2005 International Symposium on Physical Design. San Francisco, California, USA. ACM, 2005:245-247.
- [3] ROY J A, PAPA D A, ADYA S N, et al. Capo: robust and scalable open-source Min-cut floorplacer [C]//Proceedings of the 2005 International Symposium on Physical Design. San Francisco California, USA. ACM, 2005:224-226.
- [4] JIANG Z W, CHENY T C, HSUY T C, et al. NTUplace2: a hybrid placer using partitioning and analytical techniques [C]//Proceedings of the 2006 International Symposium on Physical Design. San Jose, California, USA. ACM, 2006:215-217.
- [5] KAHNG A B, REDA S, WANG Q K. Architecture and details of a high quality, large-scale analytical placer [C]//ICCAD-2005. IEEE/ACM International Conference on Computer-Aided Design, 2005. San Jose, CA, USA. IEEE, 2005:891-898.
- [6] CHAN T, CONG J, SZE K. Multilevel generalized force-directed method for circuit placement [C]//Proceedings of the 2005 International Symposium on Physical Design. San Francisco, California, USA. ACM, 2005:185-192.
- [7] KAHNG A B, WANG Q K. A faster implementation of APlace [C]//Proceedings of the 2006 International Symposium on Physical Design. San Jose, California, USA. ACM, 2006: 218-220.
- [8] CHEN T C, JIANG Z W, HSU T C, et al. NTUplace3: an analytical placer for large-scale mixed-size designs with preplaced blocks and density constraints [J]. IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, 2008, 27(7): 1228-1240.

- [9] HSU M K, CHEN Y F, HUANG C C, et al. NTUplace4h: a novel routability-driven placement algorithm for hierarchical mixed-size circuit designs[J]. IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, 2014, 33(12): 1914-1927.
- [10] LU J W, CHEN P W, CHANG C C, et al. ePlace: electrostatics-based placement using fast Fourier transform and nesterov's method[J]. ACM Transactions on Design Automation of Electronic Systems, 2015, 20(2): 1-34.
- [11] LU J W, ZHUANG H, CHEN P W, et al. ePlace-MS: electrostatics-based placement for mixed-size circuits[J]. IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, 2015, 34(5): 685-698.
- [12] ZHU Z R, CHEN J L, PENG Z, et al. Generalized augmented Lagrangian and its applications to VLSI global placement [C]// 2018 55th ACM/ESDA/IEEE Design Automation Conference (DAC). San Francisco, CA, USA. IEEE, 2018: 1-6.
- [13] HE X, HUANG T, XIAO L F, et al. Ripple: a robust and effective routability-driven placer[J]. IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, 2013, 32(10): 1546-1556.
- [14] LIN T, CHU C, WU G. POLAR 3.0: an ultrafast global placement engine [C]//2015 IEEE/ACM International Conference on Computer-Aided Design (ICCAD). Austin, TX, USA. IEEE, 2015: 520-527.
- [15] CHANG Y W, JIANG Z W, CHEN T C. Essential issues in analytical placement algorithms[J]. IPSJ Transactions on System LSI Design Methodology, 2009, 2: 145-166.
- [16] ALPERT C J, MEHTA D P, SAPATNEKAR S S. Handbook of algorithms for physical design automation[M]. Boca Raton, Fla: Auerbach Publications, 2008.
- [17] KAHNG A B, WANG Q K. A faster implementation of APlace [C]//Proceedings of the 2006 International Symposium on Physical Design. San Jose, California, USA. ACM, 2006: 218-220.
- [18] VISWANATHAN N, PAN M, CHU C. FastPlace 3.0: a fast multilevel quadratic placement algorithm with placement congestion control [C]//2007 Asia and South Pacific Design Automation Conference. Yokohama, Japan. IEEE, 2007: 135-140.
- [19] BHRAMAR RAY B N, DAS S, HAZRA K, et al. An optimized HPWL model for VLSI analytical placement [C]//2015 International Conference on Information Technology (ICIT). Bhubaneswar, India. IEEE, 2015: 7-12.
- [20] HSU M K, CHANG Y W, BALABANOV V. TSV-aware analytical placement for 3D IC designs [C]//Proceedings of the 48th Design Automation Conference. San Diego, California, USA. ACM, 2011: 664-669.
- [21] LIN Y B, JIANG Z X, GU J Q, et al. DREAMPlace: deep learning toolkit-enabled GPU acceleration for modern VLSI placement[J]. IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, 2021, 40(4): 748-761.
- [22] KIM M C, VISWANATHAN N, ALPERT C J, et al. MAPLE: multilevel adaptive placement for mixed-size designs [C]// Proceedings of the 2012 ACM International Symposium on International Symposium on Physical Design. Napa, California, USA. ACM, 2012: 193-220.
- [23] KIM M C, LEE D J, MARKOV I L. SimPL: an effective placement algorithm [C]//2010 IEEE/ACM International Conference on Computer-Aided Design (ICCAD). San Jose, CA, USA. IEEE, 2010: 649-656.
- [24] LIN T, CHU C, SHINNERL J R, et al. POLAR: a high performance mixed-size wirelength-driven placer with density constraints[J]. IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, 2015, 34(3): 447-459.
- [25] LI W X, LIN Y B, PAN D Z. elfPlace: electrostatics-based placement for large-scale heterogeneous FPGAs [C]//2019 IEEE/ACM International Conference on Computer-Aided Design (ICCAD). Westminster, CO, USA. IEEE, 2019: 1-8.
- [26] VISWANATHAN N, ALPERT C, SZE C, et al. The DAC 2012 routability-driven placement contest and benchmark suite [C]// DAC Design Automation Conference 2012. San Francisco, CA, USA. IEEE, 2012: 774-782.