+高级检索
一种高速ADC静态参数的内建自测试结构
DOI:
作者:
作者单位:

作者简介:

通讯作者:

基金项目:

国家自然科学基金 , 教育部高等学校博士学科点专项科研基金 ,


A High-Speed BIST Architecture for ADC Parameters Testing
Author:
Affiliation:

Fund Project:

  • 摘要
  • |
  • 图/表
  • |
  • 访问统计
  • |
  • 参考文献
  • |
  • 相似文献
  • |
  • 引证文献
  • |
  • 资源附件
    摘要:

    针对混合信号电路的测试问题,提出了一种内建自测试(BIST)结构,分析并给出了如何利用该结构来计算片上高速模数转换器(ADC)的静态参数.该方法利用三角波信号作为测试激励,采用码密度直方图分析方法快速计算ADC的各静态参数.根据改进测试算法所构造的BIST结构实现了芯片内只有ADC电路的可测性设计,而不需要用到片内集成DSP.内嵌的信号发生器能自动生成高频连续三角波测试信号,适合高速ADC的测试.该BIST结构硬件开销小,易于片上集成,仿真试验表明了该结构的有效性.

    Abstract:

    Aiming at the mixed-signal circuit testing,an integrated built-in self test(BIST) architecture for testing on-chip high speed ADC was presented.The static parameters of ADC were extracted from the histogram of ADC's out codes,which was stimulated with tri

    参考文献
    相似文献
    引证文献
文章指标
  • PDF下载次数:
  • HTML阅读次数:
  • 摘要点击次数:
  • 引用次数:
引用本文

朱彦卿,何怡刚,阳辉,刘美容.一种高速ADC静态参数的内建自测试结构[J].湖南大学学报:自然科学版,2007,34(10):

复制
历史
  • 收稿日期:
  • 最后修改日期:
  • 录用日期:
  • 在线发布日期:
  • 出版日期:
作者稿件一经被我刊录用,如无特别声明,即视作同意授予我刊论文整体的全部复制传播的权利,包括但不限于复制权、发行权、信息网络传播权、广播权、表演权、翻译权、汇编权、改编权等著作使用权转让给我刊,我刊有权根据工作需要,允许合作的数据库、新媒体平台及其他数字平台进行数字传播和国际传播等。特此声明。
关闭