用于流水线ADC的预运放-锁存比较器的分析与设计

首页 > 过刊浏览>2008年第35卷第11期 >

用于流水线ADC的预运放-锁存比较器的分析与设计
DOI:
                        
作者:
                        
作者单位:
作者简介:
通讯作者:
基金项目:囤家自然科学基金资助项目 ， 国防预研基金资助项目 ， 西安应用材料创新基金资助项目 ?

Analysis and Design of Pre-amplifier-Latch Comparator Fitting for Pipeline ADC

Author:

Affiliation:

Fund Project:

摘要

图/表

访问统计

参考文献

相似文献

引证文献

资源附件

摘要:

提出了一种应用于开关电容流水线模数转换器的CMOS预运放-锁存比较器.该比较器采用UMC混合/射频0.18μm 1P6M P衬底双阱CMOS工艺设计,工作电压为1.8 V.该比较器的灵敏度为0.215 mV,最大失调电压为12 mV,差分输入动态范围为1.8V,分辨率为8位,在40 M的工作频率下,功耗仅为24.4 μW.基于0.18μm工艺的仿真结果验证了比较器设计的有效性.

Abstract:

参考文献

相似文献

引证文献

文章指标

PDF下载次数:
HTML阅读次数:
摘要点击次数:
引用次数:

引用本文

吴笑峰,刘红侠,石立春,周清军,胡仕刚,匡潜玮.用于流水线ADC的预运放-锁存比较器的分析与设计[J].湖南大学学报：自然科学版,2008,35(11):

复制

历史

收稿日期:
最后修改日期:
录用日期:
在线发布日期:
出版日期:

首页

期刊简介

编委会

作者中心

下载中心

学术道德

常见问题

版权声明

联系我们

English

文章指标

引用本文

历史