+高级检索
一种高性能数字输出端口电路设计
DOI:
作者:
作者单位:

作者简介:

通讯作者:

基金项目:


A Design for High-performance Digital Output I/O Circuit
Author:
Affiliation:

Fund Project:

  • 摘要
  • |
  • 图/表
  • |
  • 访问统计
  • |
  • 参考文献
  • |
  • 相似文献
  • |
  • 引证文献
  • |
  • 资源附件
    摘要:

    传统多电源系统数字输出端口存在上拉、下拉竞争和上升沿与下降沿的严重不对称等问题,使得延时功耗积很大;而电压波动和误触发导致系统SSN噪声较大.针对这2个问题,提出一种采用快速低转高电平转换电路结构和抗地弹效应输出电路的新型输出端口电路结构,在smic18mmrf工艺下流片.测试结果表明,电平转换单元功耗延时积较传统结构减小5%~15%,SSN噪声幅度减少30%以上,有效提高了输出端口电路性能.

    Abstract:

    In the digital output port of the traditional multi-power system, there are pull-up-drop-down competition and serious asymmetry between positive edge and negative edge, which results in a large delay-power product, while the large voltage fluctuation and spurious triggering result in a high SSN noise. To deal with these problems, this paper proposed a novel output circuit architecture, which employs a quick voltage level transform circuit to reduce the delay-power product and a resistance of ground bounce output structure to reduce the SSN noise. The output circuit was fabricated by SMIC18mmrf process, and the test shows that the delay-power consumption product is reduced by 5%~15% and SNN noise amplitude is lowered by 30%, compared with the traditional circuit, which indicates the high performance of the novel output circuit.

    参考文献
    相似文献
    引证文献
文章指标
  • PDF下载次数:
  • HTML阅读次数:
  • 摘要点击次数:
  • 引用次数:
引用本文

陈迪平,陈思园,曾健平.一种高性能数字输出端口电路设计[J].湖南大学学报:自然科学版,2015,42(10):78~82

复制
历史
  • 收稿日期:
  • 最后修改日期:
  • 录用日期:
  • 在线发布日期: 2015-10-29
  • 出版日期:
作者稿件一经被我刊录用,如无特别声明,即视作同意授予我刊论文整体的全部复制传播的权利,包括但不限于复制权、发行权、信息网络传播权、广播权、表演权、翻译权、汇编权、改编权等著作使用权转让给我刊,我刊有权根据工作需要,允许合作的数据库、新媒体平台及其他数字平台进行数字传播和国际传播等。特此声明。
关闭