+高级检索
基于精简指令集的内核验证参考模型设计
DOI:
作者:
作者单位:

作者简介:

通讯作者:

基金项目:


Design of Reference Model for Core’s Verification Based on Reduced Instruction Set
Author:
Affiliation:

Fund Project:

  • 摘要
  • |
  • 图/表
  • |
  • 访问统计
  • |
  • 参考文献
  • |
  • 相似文献
  • |
  • 引证文献
  • |
  • 资源附件
    摘要:

    功能验证能在芯片设计前期快速、低成本发现缺陷,对于保证设计质量具有重要 意义 . 针对内核模块验证中指令序列随机性差、测试用例编写繁琐和验证平台重用性差等问 题,设计了一款8位精简指令集内核验证参考模型,通过对指令集单独建模、可配置化参数设 计等方法满足了指令序列随机组合的验证需求和重用性,且结合自动化脚本的使用解决上述 相关问题 . 将参考模型搭载 UVM 平台对一款 RISC 架构的 8位 MCU 内核进行验证 . 验证结果 表明:集成了所设计参考模型的UVM平台具有很好的鲁棒性和重用性,缺陷数量收敛快,验证 周期更短,内核模块的代码和功能覆盖率均达到100%.

    Abstract:

    Functional verification can find defects quickly at a low cost in the early stage of chip design,which is of great significance to ensure design quality. In view of the problems of poor instruction sequence randomnes, cumbersome testcase writing and the verification platform’s poor reusability in core module-level verification,an 8- bit RIS core verification reference model is designed. The model satisfies the verification requirements of the instruc? tion sequences’random combination and reusability through independent modeling of the instruction set and configu? rable parameter design,and the use of automated scripts solves related problem above. The reference model equipped with the UVM platform is applied to verify an 8-bit MCU core with a RISC architecture. The results show that the UVM platform integrated with the designed reference model has good robustness and reusability,the number of defects converges quickly,and the verification cycle is shorter. The code coverage and function coverage of the core module reach 100%.

    参考文献
    相似文献
    引证文献
文章指标
  • PDF下载次数:
  • HTML阅读次数:
  • 摘要点击次数:
  • 引用次数:
引用本文

王镇道 ,姚小姣.基于精简指令集的内核验证参考模型设计[J].湖南大学学报:自然科学版,2022,49(6):110~115

复制
历史
  • 收稿日期:
  • 最后修改日期:
  • 录用日期:
  • 在线发布日期: 2022-06-23
  • 出版日期:
作者稿件一经被我刊录用,如无特别声明,即视作同意授予我刊论文整体的全部复制传播的权利,包括但不限于复制权、发行权、信息网络传播权、广播权、表演权、翻译权、汇编权、改编权等著作使用权转让给我刊,我刊有权根据工作需要,允许合作的数据库、新媒体平台及其他数字平台进行数字传播和国际传播等。特此声明。
关闭