摘要
基准电压对模拟系统的性能与精度有着至关重要的影响.一般的曲率补偿仅能消除与温度相关的二阶项,难以满足某些电路对高精度的要求.现有的电路存在温度系数较高的问题,亟须对更高阶进行补偿.本文提出了一种新的高阶曲率补偿方法,通过利用CMOS晶体管亚阈值特性设计,成功实现了一种低温度系数电压基准电路.该方法首先利用两个不同温度系数的电流流过相同的亚阈值区CMOS晶体管,产生两个具有不同温度特性的栅源电压.然后,通过对这两个不同温度特性的栅源电压进行相减,产生对数电压,并与一阶补偿电压进行加权叠加,从而实现高阶补偿.为了提高电源抑制比(PSRR),该电路采用了高增益负反馈回路,避免了传统电压基准电路中放大器的使用,进一步地降低了功耗.本设计基于0.18 μm CMOS工艺,在Cadence软件下完成电路设计、版图设计与仿真验证.仿真结果显示,该电路正常工作电压范围为1.6~3 V,在2 V的工作电压下,基准电压输出295 mV,在-45~125 ℃范围内温度系数为1.26 ppm/℃,PSRR为51.1 dB@1 kHz,最大静态电流为8.9 μA.结果表明,该基准电压电路能够满足高精度集成电路系统的需求.
电压基准电路在集成电路中扮演着重要的角色,广泛应用于模拟和数模混合集成电路中,例如AD转换器,LDO、DC-DC转换器和传感器系统.基准电压的精度和性能直接影响这些电路的性
与温度无关的基准电压在许多模拟电路中是必不可少
本文提出一种利用MOSFET亚阈值特性产生基准电压的电路,利用流过相同阈值电压NMOS晶体管漏极电流的温度特性不同,来实现栅极电压温度特性差异,通过两种不同温度特性的电压相减产生对数电压与一阶补偿电压加权叠加进行高阶曲率补偿.全文的组织结构如下:第一段描述工作在亚阈值区MOSFET的工作原理;第二段介绍所提到的系统设计原理与实现;第三段呈现设计的仿真结果;最后一段为结论.
1 亚阈值区MOSFET的栅源电压工作原理
当MOSFET的栅源电压低于阈值电压(VTH)时,晶体管并不会完全截至,而是工作在亚阈值区.在亚阈值区的漏源电流(IDS
(1) |
式中:μ是迁移率因子,Cox为单位面积栅氧化层电容,VT是热电压,η是非理想因子是一个常数,VTH是MOSFET的阈值电压,VGS是栅源电压,VDS是MOSFET的漏源电压,W/L是晶体管的宽长比.在亚阈值区域,当VDS≥4VT,IDS可以写成:
(2) |
由
(3) |
由
(4) |
式中:VTH0是在0 K温度下的阈值电压, kT是一个常数,T是绝对温度,因此VTH随着温度的增加而减少.
迁移率μ与温度的关系可以写为:
(5) |
式中:μ0是参考温度T0下的迁移率,m是迁移率的温度指数,.
(6) |
式中:k是玻尔兹曼常数,T是绝对温度,q是电荷量.
通过式(3)~
(7) |
对于m=2,栅源电压(VGS)对于温度的导数为:
(8) |
因为 <1,所以栅源电压(VGS)对于温度的导数是个负值.因此,VGS随温度升高而降低,具有CTAT特性.
2 本文所提出的基准电压电路
2.1 基准电路的思路
本文所提出的基准电路设计思路如

图1 所提到的补偿思路
Fig.1 The proposed compensation idea mentioned
2.2 IPTAT电流和ICTAT电流的产生
本文提到的与电源无关的IPTAT电流和ICTAT电流产生的电路如

图2 IPTAT和ICTAT电流产生电路
Fig.2 IPTAT and ICTAT current generating circuits
根据
(9) |
由
(10) |
(11) |
由式(9)~
(12) |
式中:(W/L)1和(W/L)2分别表示晶体管M1和M2的宽长比.可以看出电流I1与热电压VT成正比,并且与电源电压无关.
类似的,另一个由晶体管M4、M9~M10和R2构成了负反馈环路用来产生ICTAT电流,当电源电压增加时,ICTAT电流也会增加,这导致S点的电压上升,而S点的电压升高又导致V点的电压下降,最终使S点的电压降低.因此,ICTAT电流得以减少.这种电压的变化可以使S点电压基本保持稳定.从
(13) |
从式中:可以看出I2依赖于M4晶体管工作在亚阈值区的栅源电压.
可以得到IDS4和I1的关系为:
(14) |
式中:(W/L)8和(W/L)6是晶体管M8和M6的宽长比.
由式(6)~
(15) |
式中:,可以看出电流I2与温度成非线性关系,其中非线性量是由引起的.
2.3 提到的高阶曲率补偿参考电压
可以观察到,直接利用IPTAT电流和ICTAT电流产生基准电压只能简单地补偿一阶项,而电压中仍存在与温度有关的高阶项.同时,如果流过工作在亚阈值区MOSFET的漏源电流的温度系数存在差异,可以产生温度特性不同的VGS.由于VGS的高阶项来源于对数项,只需生成对数分量,使其精确相等但符号相反,即可实现补偿.本文所提出电路如

图3 所提出的电压基准原理
Fig.3 Schematic of the proposed reference voltage
在
由
(16) |
式中:(W/L)11、(W/L)6、(W/L)12、(W/L)10分别是晶体管M11、M6、M12、M10的宽长比.通过调节这些晶体管的宽长比和电阻R1、R2的阻值可以得到一阶温度系数的I14.那么I15可以表示为:
(17) |
式中的α2可以为:
(18) |
式中:I14是经过一阶补偿后的电流,高阶温度系数项很小,在这可以忽略,α2可以看成一个与温度无关的常数.
同样地I18可以表示为:
(19) |
可以看出I18是与绝对温度成正比的电流.那么I19可以表示为:
(20) |
α3可以表示为:
(21) |
可以看出α3也是一个与温度无关的常数.
选择R3与R4阻值相等,M14和M18宽长比相同.将电流I15与I19相减可以得到:
(22) |
从而得到的电流很小,为了使晶体管M24工作在饱和区,可以同时将电流I15和I19扩大N倍,可得到I24为:
(23) |
通过保证M24和M25相同,M26和M27相同可以得到:
(24) |
将I27、I28和I29进行加权叠加的补偿电压基准为:
(25) |
根据
(26) |
(27) |
对
(28) |
调整M29、M10、M28、M6的宽长比和电阻R2、R5、R6的阻值使得,可以得到所设计的基准电压为:
(29) |
通过
3 仿真结果
设计了所提出的高阶曲率温度补偿电压基准,采用BSIM3V3 180 nm CMOS工艺,选用3.3 V的晶体管.晶体管宽长比参数和电阻阻值如
器件 | 参数 | 器件 | 参数 | 器件 | 参数 |
---|---|---|---|---|---|
M1 | 2×(5 μm/5 μm) | M13 | 1×(8 μm /5 μm) | M25 | 1×(2 μm/5 μm) |
M2 | 2×(1 μm/4 μm) | M14 | 1×(7 μm/5 μm) | M26 | 1×(10 μm/10 μm) |
M3 | 10×(1 μm/4 μm) | M15 | 1×(10 μm/10 μm) | M27 | 1×(10 μm/10 μm) |
M4 | 1×(8 μm/5 μm) | M16 | 2×(8 μm/10 μm) | M28 | 5×(8 μm/10 μm) |
M5 | 1×(8 μm/10 μm) | M17 | 1×(8 μm/5 μm) | M29 | 5×(10 μm/10 μm) |
M6 | 1×(8 μm/10 μm) | M18 | 1×(7 μm/5 μm) | R1 | 800/kΩ |
M7 | 5×(8 μm/10 μm) | M19 | 1×(10 μm/10 μm) | R2 | 3.46/MΩ |
M8 | 2×(8 μm/10 μm) | M20 | 5×(10 μm/10 μm) | R3 | 1.5/MΩ |
M9 | 1×(8 μm/5 μm) | M21 | 1×(2 μm/5 μm) | R4 | 1.5/MΩ |
M10 | 1×(10 μm/10 μm) | M22 | 5×(10 μm/10 μm) | R5 | 100 kΩ |
M11 | 2×(8 μm/10 μm) | M23 | 1×(2 μm/5 μm) | R6 | 115.2/kΩ |
M12 | 1×(10 μm/10 μm) | M24 | 1×(2 μm/5 μm) | R7 | 554.6/kΩ |

图4 提出的基准电压版图
Fig.4 Layout of the proposed reference voltage
(30) |

图5 基准电压VREF温度特性曲线
Fig.5 Temperature characteristic curve of reference voltage VREF
在芯片制造中工艺误差不可避免地会影响电路的参数,主电路设计完成后,有必要考虑工艺偏差的影响.本文利用三种器件:MOSFET、耗尽型MOSFET和电阻完成设计/耗尽型MOSFET不参与电路主要参数的构建,影响电路性能的主要为MOSFET和电阻.由

图6 基准电压VREF在不同工艺角下温度特性曲线
Fig.6 Temperature characteristic curves of reference voltage VREF at different corners

图7 不同电压下基准电压VREF温度特性曲线
Fig.7 Temperature characteristic curves of reference voltage VREF at different voltages

图8 1 000个蒙特卡洛仿真结果
Fig.8 1 000 Monte Carlo simulation results

图9 典型工艺角下电源抑制比PSRR特性曲线
Fig.9 PSRR characteristic curves for typical process

图10 不同工艺角下电源抑制比PSRR特性曲线
Fig.10 PSRR characteristic curves at different corners
本文所设计的基准电压电路与同类型的基准电压电路的性能对比如
参数 | 文献[ | 文献[ | 文献[ | 文献[ | 本文 |
---|---|---|---|---|---|
工艺/μm | 0.35 | 0.18 | 0.09 | 0.13 | 0.18 |
输入电压/V | 3.3 | 1.2~2.0 | 0.8~1.68 | 1.0~2.3 | 1.6~3.0 |
VREF/V | 0.903 | 0.321 | 0.281 | 0.781 | 0.295 |
温度范围/℃ | 40 ~125 | 40~120 | 0~85 | 0~100 | -45~125 |
温度系数/(ppm/℃) | 5.533 | 6.8 | 125 | 48 | 1.26 |
PSRR/dB @100 Hz | 62 | 52 | 48 | -51.4 | -51.1 |
静态电流/μA | 8.89 | 2.83 | 14.14 | 8.1 | 8.90 |
4 结 论
本文在0.18 μm工艺下设计了一种低温度系数的基准电压源,并通过详细的公式论证了所提出方法的可行性.相较于传统基准电压电路,新的设计不仅实现了更低的温度系数,同时降低了输入电压范围和电路的功耗.仿真结果显示,在2 V输入的情况下,基准输出电压稳定在295.3 mV,且在-45 ℃到125 ℃温度范围内,温度系数为1.26 ppm/℃.在频率为100 Hz和10 kHz时,电路的PSRR分别达到了51.1 dB和48.5 dB.静态电流的最大值为8.9 μA.通过蒙特卡洛分析验证了电路的良好鲁棒性,表明了该电路能够满足高精度集成电路系统的需求.
参考文献
伍锡安,章泽臣,袁圣越,等.一种快速建立的低噪声带隙基准源设计与实现[J].电子学报,2021,49(11):2195-2201. [百度学术]
WU X A,ZHANG Z C,YUAN S Y,et al.Design and implementation of a fast set-up and low-noise bandgap reference[J].Acta Electronica Sinica,2021,49(11):2195-2201.(in Chinese) [百度学术]
ZHOU Z K,SHI Y,WANG Y,et al.A resistorless high-precision compensated CMOS bandgap voltage reference[J].IEEE Transactions on Circuits and Systems I:Regular Papers,2019, 66(1):428-437. [百度学术]
QUE L C,MIN D G,WEI L H,et al.A high PSRR bandgap voltage reference with piecewise compensation[J].Microelectronics Journal,2020,95:104660. [百度学术]
MOHAMMED M,ABUGHARBIEH K,KAWAR S.Design of a sub 1-V MOSFET based voltage reference circuit operating in subthreshold region[C]//2013 IEEE 20th International Conference on Electronics,Circuits,and Systems (ICECS).Abu Dhabi,United Arab Emirates.IEEE,2013:897-900. [百度学术]
AMIRI H,JALALI M.A CMOS self-biased 6.8 ppm/ºC area-efficient subthreshold voltage reference[C]//2015 23rd Iranian Conference on Electrical Engineering.Tehran,Iran: IEEE,2015:1341-1345. [百度学术]
LUO H R,SUN Q,ZHANG R Z,et al.A 1-V 3.1-ppm/℃ 0.8-μW bandgap reference with piecewise exponential curvature compensation[C]//2018 IEEE Asian Solid-State Circuits Conference (A-SSCC).Tainan,Taiwan,China: IEEE,2018:97-98. [百度学术]
THAKUR A,PANDEY R,RAI S K.High-performance sub-1V CMOS voltage reference with low supply voltage[J]. AEU-International Journal of Electronics and Communications,2022,156:154392. [百度学术]
毕查德·拉扎维. 模拟CMOS集成电路设计[M]. 陈桂灿, 等译. 西安:西安交通大学出版社, 2018:459-477. [百度学术]
BEHZAD R. Design of analog CMOS integrated circuits[M]. Tanslated by CHEN G C, et al. Xi’an: Xi’an Jiaotong University Press,2018.(in Chinese) [百度学术]
HILBIBER D.A new semiconductor voltage standard[C]//1964 IEEE International Solid-State Circuits Conference.Digest of Technical Papers.Philadelphia,PA,USA.IEEE,1964:32-33. [百度学术]
WIDLAR R.Some circuit design techniques for linear integrated circuits[J].IEEE Transactions on Circuit Theory,1965,12(4):586-590. [百度学术]
谢海情,王振宇,曾健平,等.一种低温漂高电源电压抑制比带隙基准电压源设计[J].湖南大学学报(自然科学版),2021,48(8):119-124. [百度学术]
XIE H Q,WANG Z Y,ZENG J P,et al.Design of bandgap voltage reference with low temperature drift and high PSRR[J].Journal of Hunan University (Natural Sciences),2021,48(8):119-124.(in Chinese) [百度学术]
GHANAVATI NEJAD T,FARSHIDI E,SJÖLAND H,et al.A high precision logarithmic-curvature compensated all CMOS voltage reference[J].Analog Integrated Circuits and Signal Processing,2019,99(2):383-392. [百度学术]
LIU X F,YANG S W,WANG J F,et al.A high-order curvature compensated voltage reference based on lateral BJT[J].AEU-International Journal of Electronics and Communications,2020,124:153325. [百度学术]
胡佳俊,陈后鹏,蔡道林,等.高电源抑制比低温漂带隙基准源设计[J].微电子学,2012,42(1):34-37. [百度学术]
HU J J,CHEN H P,CAI D L,et al.Design of low temperature-drift bandgap voltage reference with high PSRR[J].Microelectronics,2012,42(1):34-37.(in Chinese) [百度学术]
奚冬杰,徐晴昊.高精度分段线性补偿基准电压源[J].电子技术应用,2022,48(3):41-44. [百度学术]
XI D J,XU Q H.High precision piecewise linear compensated voltage reference[J].Application of Electronic Technique,2022,48(3):41-44.(in Chinese) [百度学术]
LUO H,HAN Y,CHEUNG R C C,et al.Subthreshold CMOS voltage reference circuit with body bias compensation for process variation[J].IET Circuits,Devices & Systems,2012,6(3):198. [百度学术]
RAYAT H,DASTANIAN R.A fully MOSFET voltage reference with low power consumption and high power supply rejection ratio for IoT microsystems[J].Jordan Journal of Electrical Engineering,2022,8(2):102. [百度学术]
XIN X,HU Y H,CAI J P,et al.A 0.6 V,1.56 nW,5.87-ppm/℃,0.23%/V CMOS-only subthreshold voltage reference with the threshold voltage difference[J].Circuits,Systems,and Signal Processing,2022,41(8):4256-4274. [百度学术]
THAKUR A,PANDEY R,RAI S K.Low temperature coefficient and low line sensitivity subthreshold curvature-compensated voltage reference[J].International Journal of Circuit Theory and Applications,2020,48(11):1900-1921. [百度学术]
ZAWAWI R A,KIM J K,PARK J B,et al.A 3.3 V,8.89 μA and 5.5 ppm/℃ CMOS bandgap voltage reference for power telemetry in retinal prosthesis systems[J].Annual International Conference of the IEEE Engineering in Medicine and Biology Society.IEEE Engineering in Medicine and Biology Society.Annual International Conference,2018,2018:2977-2980. [百度学术]
MOHAMMED M,ABUGHARBIEH K,ABDELFATTAH M,et al.Design of a voltage reference circuit based on subthreshold and triode MOSFETs in 90 nm CMOS[C]//2014 IEEE International Conference on IC Design & Technology.Austin,TX,USA: IEEE,2014:1-4. [百度学术]